HPC. Más allá de CMOS / Beyond CMOS.

1. Sigo estudiando si (y por qué) la tendencia multicore es robusta. Para mi una tendencia tecnológica es robusta si es una tendencia que se  impondría independientemente de los accidentes tecnológicos.

Los accidentes tecnológicos pueden referirse a los materiales utilizados, a la escala o a otras opciones tecnológicas / de diseño. Los materiales que utilizamos hoy, en éste  momento histórico, pueden ser accidentales. Los utilizamos por que son aquellos que se han descubierto primero o los que nos permiten avanzar de manera más económica. Mañana pueden ser otros. Lo mismo  sucede con la escala o con otra opciones tecnológicas.

Cuando uno empieza a analizar una tecnología, un sistema diseñado, artificial, que no domina, todo al principio le parece arbitrario, le parece que podría haber sido de cualquier otra manera si otros investigadores la hubiesen desarrollado. Luego empieza a diferenciar más claramente entre las opciones más convencionales y las verdaderas opciones técnicas, entre lo accidental y los invariantes tecnológicos, aquellas que dado un universo tal y cómo es el nuestro (que no puede ser de otra manera), se hubiesen tomado de cualquier manera independientemente del azar o de la trayectoria histórica.

Nota. Quien habla de invariantes tecnológicos habla también de limitaciones o restricciones invariantes. Fin de nota.

¿ Es el multicore un accidente o un invariante tecnológico ?. ¿ Si es un invariante que formas acabará por adoptar ? Ya hemos visto en la anterior entrada que hay varias alternativas. Para aplicaciones de high- end convivirá en todo momento (o al menos en el horizonte que a mi me interesa) el multicore con el sistema HPC externo o acabará sustituyéndolo ?. ¿ En definitiva como serán los supercomputadores del futuro, en cuanto a forma y tamaño ?. Este es el tipo de preguntas que nos estamos haciendo y para cuya contestación nos estamos documentando.

Nota al margen. La motivación de estos interrogantes no es la gratuidad del curiosos teórico sino que me los hago vinculados a mi proyecto sobre el cual tengo  que tomar decisiones que implicarán desembolso económico en breve. Obviamente una vez tenga claro si multicore es robusto el siguiente paso es estudiar las tendencias en las on-chip interconnects. Fin de nota al margen.

2. CMOS es la tecnología actual más común en semiconductores, que implica una determinada elección de materiales y de escala (que sigue siendo bastante macro) y pese a que ya está muy exprimida y está encontrando algunos importantes obstáculos (que por otra parte entiendo que cualquier otra tecnología de la misma escala se encontraría tarde o temprano, como la power/heat wall, o los límites a la tendencia hacía la miniaturización de los componentes), todavía tiene un cierto recorrido y no se prevén cambios a corto plazo. No se de momento cual es el horizonte CMOS (es decir el periodo durante el cual esta tecnología estará vigente) y es un primer dato que me interesaría conocer.

Sin embargo se está investigando activamente otras alternativas. A ésta actividad de investigación se le llama Beyond CMOS y la prueba de que no es pura ciencia ficción o pura abstracta teoría es que es uno de los apartados de la ITRS.

Un artículo interesante que he encontrado sobre Beyond CMOS. Está escrito por  dos  investigadores de Intel.

Título. Overview of Beyond-CMOS Devices and A Uniform Methodology for Their Benchmarking. 

Abstract. Multiple logic devices are presently under study within the Nanoelectronic Research Initiative (NRI) to carry the development of integrated circuits beyond the CMOS roadmap. Structure and operational principles of these devices are described. Theories used for benchmarking these devices are overviewed, and a general methodology is described for consistent estimates of the circuit area, switching time and energy. The results of the comparison of the NRI logic devices using these benchmarks are presented.

Me quedo con éste dato:

We conjecture that future integrated circuits will still contain a majority of CMOS devices with a few other beyond-CMOS devices performing various specialized functions.

Se puede ver también el resumen ejecutivo del informe ITRS 2013, que se marca un horizonte temporal similar al que nos interesa. Dividen sus conclusiones en devices, system integration, manufacturing.

De éste segundo documento me quedo con lo siguiente:

Because 2D scaling will eventually reach fundamental limits towards the end of the 2013 ITRS period, both logic and memory devices are exploring the use of the vertical dimension (3D). The combination of 3D device architecture and low power device will usher the (Third) Era of Scaling, identified in short as “3D Power Scaling”. Increase in the number of transistors per unit area will eventually be accomplished by stacking multiple layers of transistors Unfortunately no new breakthroughs are reported for interconnections since no viable materials with resistivity below copper exist. However, progress in manipulation of edgeless wrapped materials (e.g., carbon nanotubes, graphene combinations etc.) offer the promise of “ballistic conductors,” which may emerge in the next decade. 3D integration of multiple dice offers possible avenues towards reducing interconnect resistance by increasing the conductor cross-section (vertical) and by reducing the length of each interconnect path. For instance, integrating memory device (die) immediately above logic device (die) and connecting them by means of wide through silicon vias (TSV) can accomplish this result. Nevertheless, horizontal dimensional scaling of CMOS or any of the equivalent devices presently under study will eventually reach fundamental limits; the 2013 ITRS is reporting two additional ways of providing novel opportunities for future semiconductor products. The first consists in extending the functionality of the CMOS platform via heterogeneous integration of new technologies, and the second consists in stimulating invention of devices that support new informationprocessing paradigms.

Es decir hasta el final del horizonte, seguimos con el régimen 2D-CMOS habitual.

¿ Para cuando el 3D-stacking ?. ¿ Quien lo sabe ?. Éste enlace es muy informativo. Extracto. Shekhar Borkar, director of the microprocessor technology laboratory at Intel, has for a number of years proposed a shift to 3D integration to not only reduce the average interconnect distance but the energy cost of transferring data. “Communications energy increases with distance,” says Borkar. Assuming current trends continue “soon, the energy of on-die data movement will dominate everything else”….Borkar argues that the long-term direction of computer architecture, which places far more emphasis on energy consumption than in the past, will be forced by dark silicon to change radically. “We need a revolutionary software stack,” he claims. “Communications energy will far exceed that of computation. Programs will need to make dynamic decisions to move computation to the data. Data locality will predominate.”

Otro enlace: artículo técnico Stanford, febrero 2015.

Terms and conditions: 1. Any commenter of this blog agrees to transfer the copy right of his comments to the blogger. 2. RSS readers and / or aggregators that captures the content of this blog (posts or comments) are forbidden. These actions will be subject to the DMCA notice-and-takedown rules and will be legally pursued by the proprietor of the blog.

Introduce tus datos o haz clic en un icono para iniciar sesión:

Logo de WordPress.com

Estás comentando usando tu cuenta de WordPress.com. Cerrar sesión / Cambiar )

Imagen de Twitter

Estás comentando usando tu cuenta de Twitter. Cerrar sesión / Cambiar )

Foto de Facebook

Estás comentando usando tu cuenta de Facebook. Cerrar sesión / Cambiar )

Google+ photo

Estás comentando usando tu cuenta de Google+. Cerrar sesión / Cambiar )

Conectando a %s


A %d blogueros les gusta esto: